华为何庭波发布韬定律V2：Kirin 2026功耗降至9030 Pro的59%

华为半导体负责人何庭波 7 月 3 日在中国科学院科技论文预发布平台 ChinaXiv 发布《面向多层级电子系统的时间缩微理论》V2 版（业内称"韬定律"）。相比 5 月 25 日发布的 V1 版，V2 补充了工程落地细节、实测量化数据和产品路线图，整合为 8 章完整论述体系。

核心技术：LogicFolding 齿比概念

V2 版深度阐释了核心技术 LogicFolding 的 gear ratio（齿比）概念。当混合键合间距接近顶层金属布线尺寸时，3D 设计空间由传统的"宏块级离散优化"扩展至"单元级连续优化"，可以实现全局最优的垂直逻辑划分。这突破了传统 3D 堆叠仅能按功能块分层的局限。

V2 版还首次公开了下一代 Kirin SoC 平台的 3D 堆叠架构示意图和混合键合界面的 SEM 截面照片。左图为 3D 堆叠架构示意，右图为键合界面的实际电子显微镜截面。

Kirin 2026 实测数据

V2 版新增量产实测数据表，给出了 Kirin 2026 与基准 Kirin 9030 Pro 的关键参数对比：

等性能条件下，Kirin 2026 功耗降至 Kirin 9030 Pro 的 59%，面积缩小至 62.5%，功率密度降至 94.4%。更低电压和更低频率达到同等性能，是先进制程和 3D 堆叠优化的直接体现。

全场景路线图

V2 版细化了全场景技术演进路线。移动端方面，TSV 下移至 M6 层，采用多有源层堆叠。AI 端方面，明确了 Ascend 系列加速器的迭代节奏。新增的多张原理和实物示意图覆盖了 τ 分层时空模型、Unified Bus 互连架构、Hi-ONE 光引擎等核心技术。

来源：IT之家