IBM 发布全球首个亚 1 纳米芯片：NanoStack 三维堆叠，指甲面积塞入千亿晶体管

IBM 于 6 月 25 日发布全球首个亚 1 纳米芯片技术，晶体管架构达到 0.7 纳米节点（7 埃）。在指甲大小的面积上集成了近 1000 亿个晶体管，密度是 2021 年 2 纳米芯片的两倍，性能提升最高 50%，能效提升最高 70%。

NanoStack：从平铺到三维堆叠

这项技术的核心是 IBM 首创的 NanoStack 三维纳米堆栈架构。传统芯片将晶体管平铺在硅片表面，NanoStack 则将晶体管以三维方式垂直堆叠，好比盖摩天大楼取代单层平房。

每个堆叠层中的纳米片仅有 15 个原子厚，层间距 9 纳米。堆叠设计还允许在不同层使用不同的通道材料，独立优化每个晶体管的性能和功耗。

NanoStack 建立在 IBM 2015 年发明的纳米片（nanosheet）技术之上。纳米片是当前业界最先进的晶体管架构，已被用于 3 纳米和 2 纳米芯片生产。NanoStack 是这一架构的三维延伸。

SRAM 缩小 40%

在 VLSI 2026 上发表的研究中，IBM 展示了 NanoStack 架构将 SRAM（静态随机存取存储器）面积缩小 40%。片上内存访问是 AI 计算的关键瓶颈之一，SRAM 密度的提升意味着芯片可以在相同面积内集成更多高速缓存。

"0.7 纳米"的含义

IBM 官方指出，"0.7 纳米"（7 埃）是节点代号而非精确的物理尺寸。晶体管之间的实际间距目前约 40 纳米。节点名称沿用行业惯例，代表一代制造工艺而非具体尺寸。

但这项架构突破的逻辑是成立的：逻辑工艺首次延伸至 1 纳米以下，IBM 的半导体路线图预计至少还有十年的缩放空间。

量产与合作

IBM 表示 NanoStack 技术最快在 5 年内进入量产。IBM 此前已向三星和日本 Rapidus 授权过芯片技术，但尚未公布本次亚 1 纳米技术的制造合作伙伴。

IBM 及其合作伙伴在纽约 Albany 的半导体研究设施中完成了这项工作。该设施即将安装一台 ASML 高数值孔径 EUV（High NA EUV）光刻设备，这是实现更小节点芯片制造的关键工具。

（来源：IBM Newsroom、Reuters、MIT Technology Review）